何庭波可能真没想到，自己信心满满发布的“韬（τ）定律”，迎来的不是一片赞誉，而是中文互联网上铺天盖地的质疑声。

5月25日，华为在深圳的全球分析师大会上，海思总裁何庭波抛出一个重磅判断：未来十年，半导体行业的主要矛盾变了。

以前大家拼的是单芯片上晶体管能塞多密，也就是摩尔定律那一套；现在拼的是系统级的集成能力，具体来说，就是压缩信号传输的时间。

这个思路她给起了个名字叫“韬定律”。按她的说法，过去六年华为已经按这个路子设计并量产了381款芯片，今年秋天新麒麟芯片会用上“逻辑折叠”技术，性能会有跳跃式提升。到2031年，华为高端芯片的晶体管密度能做到等效1.4纳米。

结果消息一出，资本市场先涨为敬，半导体板块当天大涨近6%。但社交媒体上炸了锅。

质疑声最狠的来自自称清华本硕博、华为前科学家杨学志，他直接写文章说这是“学术造假”和“商业炒作”，批评华为“重营销、轻实干”。

支持者则反驳：杨学志早被华为淘汰，这些年靠蹭华为热度混流量，没资格否定人家六年的实战成果。

两边吵得不可开交。那“韬定律”到底是个啥？是真突破还是包装出来的概念？要搞明白，得先说说摩尔定律。

摩尔定律是1965年英特尔创始人提出的：芯片上晶体管数量大约每两年翻一倍。

过去六十年全球芯片都照着这条路走——把晶体管越做越小，单位面积里塞得越多，性能就越强。但这路子现在快走不通了。

尺寸小到2纳米、1纳米以后，电子会“漏电”，建一个3纳米工厂要花200亿美元，全球能玩先进制程的只剩三四家。

何庭波的判断是：摩尔定律未来十年内会撞墙。那怎么办？她提出不光是死磕尺寸，而是压缩信号传输的时间。

这个思路在物理上是有根据的，时间常数τ等于电阻乘电容，优化电路延迟本来就是芯片设计的日常工作。所以学术界有人说：这不就是把一个已知的工程优化方法起了个新名字吗？

但客观说，华为确实在这个方向上干了六年，真金白银做出了381款芯片。这不是凭空画饼，而是被制裁后逼出来的实战经验。

没有EUV光刻机，就在现有工艺上挖潜，靠重构电路、优化时延来提升性能。这个方向跟英特尔、AMD正在做的3D堆叠、先进封装思路其实有重合。

那国外主流媒体为啥没怎么报道？因为韬定律本质上解决的是一个特定问题——中国在拿不到最先进光刻机的情况下，怎么继续往前走。

它并不是要取代摩尔定律成为全球新标准，而是给中国半导体产业找了一条能走通的备选路。

所以网上吵归吵，有一点大家其实没分歧：半导体行业的竞争，正在从“谁把晶体管做得更小”转向“谁能把不同芯片高效地拼在一起”。这大概才是何庭波真正想说的重点，也是这场热闹背后最值得琢磨的事。