长鑫的G5赶上世界主流水平了。

按照伯恩斯坦最近的研报表示：G5或在最小尺寸上使CXMT与同业比肩。 DRAM内部结构繁多，而最小者通常是相邻两个"有源区"的间距（见图1）。供应商因此多用有源区的"半节距"（即间距的一半）来命名制程节点。G5的有源区半节距为11.95纳米，与现有龙头厂商最新节点（1c/1γ nm）确实极为接近（见图2）。

需待出货记录验证CXMT已攻克良率难关。 据称G5每片晶圆可产裸晶数较G4多逾50%，但评估DRAM竞争力还须考量其他因素。最关键的是，G5能比肩对手的节距有赖于"创新"四重图形技术，所需光刻步骤更多，良率损失风险也相应升高。我们认为节距对标已属难得，故将G5的推出时点略为提前（见图3、图4），但仍待大规模出货记录与成本/利润率更新，方能更准确地评估其对CXMT及整个DRAM市场的影响。

G4短期内仍具竞争力。 与1z–1anm类似，G4落后约三至四年（见图5、图6）。然而CXMT亮眼的财务表现已证明，G4用于常规DRAM绰绰有余。在周期景气、存储价格高企之时，此优势尤为突出。

整体而言，我们对CXMT仍持乐观态度。 G4已足以支撑CXMT抢占份额，并使其利润率与体量更大的同行不相上下。G5一旦顺利量产，必将令CXMT更上层楼。