为什么行业都在押注玻璃？玻璃并不是为了替代硅，而是为了替代今天先进封装中广泛使用的有机基板。

过去十年，GPU、CPU与HBM不断采用Chiplet架构，封装面积迅速扩大。以英伟达为例，Blackwell封装面积约2739平方毫米，而下一代Rubin Ultra预计达到7470平方毫米，几乎相当于九块光罩面积的硅与HBM组合。如此巨大的封装尺寸，已经逼近有机基板的物理极限。

英特尔此前公布的数据显示，玻璃基板可实现约10倍互连密度，图形畸变降低50%，翘曲降低约50%，其热膨胀系数可调节至3–10 ppm/°C，更接近硅本身的2.6 ppm/°C。这意味着在经历数百次冷热循环后，玻璃能够保持更稳定的尺寸精度，减少Chiplet与HBM之间的应力。

另一项重要变化来自矩形面板。传统300毫米圆形晶圆在制造超大封装时，边缘会产生大量浪费，而510×515毫米矩形玻璃面板的利用率可超过75%，显著降低大尺寸封装的材料成本。因此，玻璃基板与面板级封装（PLP）实际上是两条高度关联的技术路线。

在ECTC 2025大会上，多项研究进一步验证了玻璃的高速互连潜力。研究人员展示了直径6微米、纵横比超过15:1的玻璃通孔（TGV），佐治亚理工学院则实现了220GHz工作频率、插损仅0.3dB的堆叠玻璃器件，为未来光电混合封装提供了实验依据。

但对于玻璃基板而言，最大难题不是性能，而是制造。换而言之，玻璃最大的敌人，从来不是电性能，而是良率。

相比柔性的有机材料，玻璃天然更脆，在钻孔、切割和搬运过程中极易出现边缘崩裂和微裂纹。MIT Technology Review今年3月披露，Absolics早期试产阶段曾因玻璃破裂导致数百块面板在几天内报废，制造稳定性一度成为整个项目最大的挑战。

过去一年，产业链已经取得不少突破。通过边缘涂层工艺，玻璃边缘应力从95MPa下降至49MPa；低温介电材料能够在180°C以下完成固化，减少封装过程中的热应力；新的切割工艺也进一步降低了玻璃碎裂概率。

但真正困难的制造问题仍未完全解决：如何在半米长的玻璃面板上完成小于10微米的过孔金属化，同时保持纳米级平整度。 对于拥有20层以上RDL的大型AI封装而言，任何微小翘曲都会影响后续光刻和键合精度，因此良率依然是决定玻璃能否商业化的核心指标。

也正因如此，目前全球所有厂商几乎都把重点放在**封装级可靠性（PLR）**验证，而不是直接宣布量产。

网页链接